Problema critico
Descrizione
Impossibile soddisfare i tempi per i dispositivi Stratix IV con 100 GbE Core IP MAC e PHY.
Risoluzione
Questo problema è risolto nel rilascio del software 12.1 Quartus di il core IP.
Per il rilascio 12.0 del core IP, per migliorare i margini di temporizzazione per i modelli Stratix IV potrebbe essere richiesto di sovravincolare il Clock MAC.
Fare riferimento alle assegnazioni nei file . sdc dei progetti di wrapper alt_eth_100g. Ad esempio, l'assegnazione alt_e100_siv.sdc è:
if { $::TimeQuestInfo(nameofexecutable) == "quartus_fit"}
{
create_clock -name {clk_din} -period "360.00 MHz" [get_ports
{clk_din}]
create_clock -name {clk_dout} -period "360.00 MHz" [get_ports {clk_dout}]
} else {
create_clock -name {clk_din} -period "315.00 MHz" [get_ports
{clk_din}]
create_clock -name {clk_dout} -period "315.00 MHz" [get_ports {clk_dout}]
}
Questa assegnazione costringe il più in forma a tentare di spingere per 360 MHz, mentre l'analisi statica dei tempi controllerà a 315 MHz per i clock MAC.
