Problema 338064: Volume 1, Capitolo 8 SEU Mitigazione per dispositivi Cyclone® V, versione 2015.06.12
A pagina 8-9, la sezione Timing afferma quanto segue:
Il pin CRC_ERROR è sempre ridotto durante il calcolo del CRC per un minimo di 32 cicli di clock. Quando si verifica un errore, il pin viene guidato in alto una volta aggiornato l'EMR o sono decaduti 32 cicli di clock, a seconda dell'ultima volta. Pertanto, è possibile iniziare a recuperare il contenuto dell'EMR sul bordo in salita del pin CRC_ERROR. Il pin rimane alto fino a quando il frame corrente non viene letto e quindi nuovamente ridotto per un minimo di 32 cicli di clock.
Ma questo non è corretto. Dovrebbe essere il seguente:
Il pin CRC_ERROR è sempre ridotto durante il calcolo del CRC. Quando si verifica un errore, il blocco rigido EDCRC richiede 32 cicli di clock per aggiornare l'EMR, il pin viene guidato in alto una volta aggiornato l'EMR. Pertanto, è possibile iniziare a recuperare il contenuto dell'EMR sul bordo in salita del pin CRC_ERROR. Il pin rimane alto fino a quando il frame corrente non viene letto e quindi nuovamente ridotto per 32 cicli di clock.
La figura 8-6 indica il calcolo CRC (minimo 32 cicli di clock), ma dovrebbe indicare il calcolo CRC (32 cicli di clock).
Problema 132933: Volume1 Capitolo 8, Mitigazione SEU per dispositivi Cyclone V, versione 2014.06.30
La tabella 8-3 mostra erroneamente Cyclone E nella colonna variante. Dovrebbe mostrare Cyclone V E.
Problema 136679: Funzionalità di I/O nei dispositivi Cyclone V, versione 2013.06.21
La pagina 33 afferma che il resistore pull-up debole non è supportato su pin di clock dedicati. Questo non è corretto, il resistore pull-up debole è supportato su pin di clock dedicati.
Problema 138112: Datasheet dispositivo Cyclone V, versione 1.3 2012.12.28
La tabella 5-24 mostra le caratteristiche e le impostazioni IOE programmabili per i dispositivi Cyclone V. La riga della funzione di pre-enfasi indica che le assegnazioni si applicano per consentire valori- 0 (abilitato) e 1 (disattivato). Questa cella deve essere aggiornata a 0 (disabilitare) e 1 (abilitare).
Problema 156380: Reti di clock e PLL nei dispositivi Cyclone V, versione 2013.05.06
Ci sono due punti elenco per i requisiti quando si utilizza lo switchover automatico del clock, il primo non è corretto. Dice:
"Entrambi gli input di clock devono essere in esecuzione."
Lo scopo dello switchover automatico del clock è quello di passare da un clock all'altro se si interrompe l'esecuzione. Il requisito effettivo è che entrambi i clock devono essere in esecuzione quando è configurato il FPGA. Il proiettile dovrebbe dire:
"Entrambi gli input di clock devono essere in esecuzione quando è configurato il FPGA."
Problema 140192: Funzionalità di I/O nei dispositivi Cyclone V: versione 2013.6.21
La tabella 5-10 indica che il segnale di ingresso da 3,3 V non è supportato quando VCCIO=2,5V nel supporto I/O MuliVolt. La tabella non è corretta e il VCCIO da 2,5 V può supportare un segnale di ingresso da 3,3 V.
Problema 138311: Datasheet dispositivo Cyclone V: versione 3.4
La tabella 51 mostra che il valore per il tCO sarebbe un massimo di 4us, ma questo non è corretto, il valore massimo per tCO dovrebbe essere 4ns.
Problema 110591: panoramica del dispositivo Cyclone V: versione 2012.12.28
Pagina 14, la figura 7 mostra che è disponibile un pacchetto pin M385, questo è un errore di battitura e verrà aggiornato a un pacchetto pin M386.
Numero 98650: Volume 1, Capitolo 4, Reti di clock e PLL nei dispositivi Cyclone V, versione 2012.12.28
Il manuale afferma attualmente che la modalità Feedback esterno è supportata su tutti i PLL Cyclone V, ad eccezione dei PLL frazionati ad angolo. Questo non è corretto. Il manuale dovrebbe indicare che la modalità Feedback esterno è supportata su tutti i PLL Cyclone V, ad eccezione dei PLL frazionati a strisce.
Numero 92790: Volume 1, capitolo 5, caratteristiche di I/O nei dispositivi Cyclone V, versione 2012.12.28
Tabella 5-15: Le banche di I/O modulari per Cyclone pacchetto V E A7 F672 devono avere i seguenti conteggi di I/O:
Bank 6A = 48 pin di I/O disponibili
Bank 5B = 32 pin di I/O disponibili
Numero 92829: Volume 1, capitolo 5, caratteristiche di I/O nei dispositivi Cyclone V, versione 2012.12.28
La tabella 5-23 dovrebbe indicare che la forza di corrente 16, 8, 4 mA è disponibile per gli standard I/O LVTTL da 3,3 V. Solo 8, 4 mA sono supportati in HPS.
Problemi risolti:
Numero 67593: Volume 1, capitolo 5, funzionalità di I/O nei dispositivi Cyclone V, versione 2.0
Le istruzioni che implicano pin VREF sono disponibili come pin I/O utente rimossi nella versione 2012.12.28, i pin VREF non hanno funzionalità di pin di I/O dell'utente.
Numero 41653: Configurazioni, sicurezza di progettazione e aggiornamenti del sistema remoto nei dispositivi Cyclone V, versione 1.1
Gli schemi di configurazione per i dispositivi Cyclone V per le modalità AS (x1, x4) vengono aggiornati per mostrare che la configurazione AS supporta solo 3.0 e 3.3V.
Numero 41653: Nozioni di base per le interfacce dei dispositivi e l'integrazione per dispositivi Cyclone V, versione 1.1
Questo capitolo è stato integrato nel manuale del dispositivo, volume 1. La configurazione seriale attiva è stata aggiornata per mostrare il supporto solo per il VCCPGM 3.0 e 3.3V, 1,8V non è supportato.
Numero 30381: Volume 2, capitolo 5, funzionalità di I/O nei dispositivi Cyclone V, versione 1.1
La tabella 5-3 aggiornata per mostrare lo standard I/O LVCMOS 3.3-V supporta solo una potenza di corrente di 2 mA.
