ID articolo: 000085389 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Qual è lo stato del circuito JTAG durante il power-on-reset (POR)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione Lo stato del circuito JTAG durante il POR è in modalità reset.

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix®

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.