Descrizione
Per SRAM QDR II con latenza di lettura 1,5, utilizzare la stessa linea guida per l'assegnazione dei pin per la SRAM QDR II con latenza 2,5. Le linee guida per l'assegnazione dei pin per il dispositivo SRAM QDRII con latenza a 2,5 cicli sono riportate nella tabella 2-9 nel capitolo Manuale per l'interfaccia della memoria esterna Device and Pin Planning (PDF).
Collegare il pin complement clock (CQn) al pin CQn (non il pin DQSn) e il pin CQ al pin DQS sul dispositivo.
