ID articolo: 000085267 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 12/09/2012

Reconfg_clk porta del modulo di riconfigurazione può essere guidata da ref_clk?

Ambiente

  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Se si utilizza il Stratix V Hard IP con CVP, reconfig_clk è necessario essere gli stessi di refclk per CVP. Per i non CVP, può essere derivato da una fonte di clock libera separata.

    Risoluzione

     

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® V GX

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.