ID articolo: 000085210 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché si verifica un errore sul kit di sviluppo FPGA Stratix III quando si sta tentando di utilizzare la funzionalità di sicurezza della progettazione?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione Si potrebbe notare l'illuminazione delLEDo rosso e il LED "CFG_DONE" non illuminante sul kit di sviluppo FPGA Stratix® III quando si tenta di utilizzare la funzione di sicurezza della progettazione perché quando si utilizza Design Security è presente un'impostazione del pin MSEL0 diversa. Per questa particolare scheda c'è il jumper J13 per MSEL0 che dovrà essere lasciato aperto in modo che MSEL0 possa essere estratto su VCC. Poiché lo schema di configurazione per questa scheda quando si utilizza Design Security sarà Fast Passive Parallel (FPP) utilizzando un dispositivo MAX® II e un flash da 512 MB, sarà necessaria un'impostazione pin MSEL[2:0] di 001. Se non si utilizza Design Security, i pin MSEL[2:0] saranno impostati su 000.

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix® III

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.