ID articolo: 000085164 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 29/11/2012

Qual è la "specifica di temporizzazione minima della larghezza dell'impulso" del segnale di ripristino globale per il controller UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Il ripristino globale nel controller UniPHY è collegato alla porta areset PLL. Pertanto, la larghezza minima dell'impulso (tARESET) della porta areset PLL per il dispositivo sarà la specifica di temporizzazione minima della larghezza dell'impulso.
Ad esempio, i dispositivi tARESET per Stratix® IV e Stratix® V sono 10ns.

Prodotti correlati

Questo articolo si applica a 7 prodotti

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.