Nel software Quartus® II versione 6.1 e 7.0, non è possibile configurare ALT2GXB Megawizard® Plug-in Manager in modalità BASIC (con larghezza del blocco di deserializzatore impostata su doppia larghezza ) con velocità di dati nell'intervallo di 2,5 Gbps-3.125 Gbps e 2 Gbps-3.125 Gbps per configurazione1 e configurazione2 indicati di seguito.
configuration1: larghezza interfaccia PLD=16, 8B/10B e matcher di velocità.
configuration2: PLD interface width=16, no 8b/10b, nessun matcher di velocità e nessun blocco di ordinazione dei byte.
La ragione di questa restrizione della velocità dei dati è che nella versione 6.1, il megawizard ALT2GXB consente una velocità massima di dati di 5 Gbps e 4 Gbps rispettivamente per la configurazione 1 e la configurazione 2. Quando si utilizza l'opzione "/2" nel "fattore di divisione della velocità dei dati" (nella schermata "Generale" del megawizard ALT2GXB), è possibile ottenere la velocità effettiva dei dati fino a 2,5 Gbps per configuration1 e 2 Gbps per la configurazione2.
Questa restrizione è fissa a partire dal software Quartus II versione 7.1.
Pertanto, per eseguire il ricetrasmettitore fino a 3,125 Gbps di velocità di dati nelle configurazioni sopra menzionate, utilizzare il Megawizard con la velocità di dati consentita e quindi modificare manualmente i seguenti parametri nei file .v/.vhd di output generati dal megawizard ALT2GXB.
cmu_pll_inclock_period
rx_cru_inclock_period
rx_data_rate
tx_data_rate
L'esempio seguente mostra la modifica necessaria per ottenere la velocità di dati effettiva di 3 Gbps per configuration1, per un file di verilog generato dal megawizard ALT2GXB.
Passaggio 1: impostare il megawizard ALT2GXB nella configurazione1. Impostare la frequenza di ingresso del clock di riferimento a 125 MHz. Impostare la velocità dei dati su 5 Gbps. Impostare il "fattore di divisione del tasso di dati" su 2. In base a questa impostazione, il ricetrasmettitore viene eseguito a 2,5 Gbps.
Il file .v generato ha i seguenti valori di parametro.
alt2gxb_component.cmu_pll_inclock_period = 8000
alt2gxb_component.rx_cru_inclock_period =8000
alt2gxb_component.rx_data_rate = 5000
alt2gxb.component.tx_data_rate =5000
Passaggio 2: modificare il file .v sopra. Hai utilizzato 125 MHz (5 Gbps =125*40) nel passaggio 1. Per ottenere la velocità massima dei dati di 6 Gbps, è necessario modificare la frequenza di clock di riferimento dell'input a 150 MHz (150*40 = 6 Gbps). Poiché si è utilizzato il "fattore di divisione del tasso di dati" di 2 nel passaggio 1, si ottiene la velocità dei dati effettiva di 3 Gbps. Di seguito sono riportate le modifiche necessarie nel file .v.
alt2gxb_component.cmu_pll_inclock_period = 6667
alt2gxb_component.rx_cru_inclock_period =6667
alt2gxb_component.rx_data_rate = 6000
alt2gxb.component.tx_data_rate =6000
--Per la simulazione RTL verilog funzionale in strumenti di terze parti, modificare i seguenti parametri nel file .vo.
nliOl.inclk1_period
nliOl.inclk2_period
nlilO.cruclk0_period
nlilO.cruclk1_period
nlilO.cruclk2_period
Per questo esempio, modificare i valori dei parametri sopra indicati a 6667 (per riflettere il clock di riferimento di input a 150 MHz).
