È possibile creare I/O differenziale psuedo nelle banche laterali dei dispositivi Stratix® II implementando due pin I/O a fine singolo.
Altera® consiglia di implementare eventuali standard psuedo-differenziali utilizzando le coppie di pin differenziali esistenti (ad esempio LVDS & CLK). La ragione di ciò è che queste coppie di pin hanno un margine di inclinazione più stretto rispetto ai pin di I/O normali non differenziali.
Un'uscita sarebbe semplicemente costruita instradando il segnale a due registri di uscita (uno in ciascun PIN IOE differenziale) un registro registrato direttamente dal clock, l'altro dall'inverso del clock.
Un input è fondamentalmente lo stesso, è necessario utilizzare la coppia di pin differenziale, ma viene utilizzato solo l'input di polarità positivo. In altre parole, è necessario specificare solo il pin non invertito nel progetto, il pin invertito è riservato quando viene assegnato uno standard di I/O differenziale. Qualsiasi input utilizzerà solo il segnale positivo e fa riferimento a VREF (che è ancora necessario).
