ID articolo: 000084951 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 02/09/2012

Quali sono i vincoli SDC equivalenti a TimeQuest per i registri di acquisizione della memoria legacy SRAM QDR II in un dispositivo Stratix II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

I vincoli SDC TimeQuest equivalenti per l'acquisizione di lettura del controller legacy SRAM QDRII nel dispositivo startix® II sono:

set_max_delay -0.2 -da * -a risincronizzazione*
set_min_delay -1.6 -da * -a risincronizzazione*

Questi vincoli in Quartus® II software static Timing Analysis (TAN) sono:

set_instance_assignment -nome SETUP_RELATIONSHIP "– 0,2 ns" -da * – a risincronizzazione*
set_instance_assignment -nome HOLD_RELATIONSHIP "– 1,6 ns" -da * – a risincronizzazione*

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix® II

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.