ID articolo: 000084818 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché è necessario disattivare la generazione di pin DM nel controller DDR3 SDRAM High Performance o altmemphy IP Megawizard quando si implementa il controller SDRAM DDR3 in modalità x4 nei dispositivi Stratix III o Stratix IV?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione È necessario disattivare la generazione di pin DM nel controller DDR3 SDRAM High Performance Controller o Altmemphy IP Megawizard quando si implementa il controller SDRAM DDR3 in modalità x4 in dispositivi Stratix® III o Stratix IV perché non ci sono abbastanza pin in un gruppo DQS x4 per includere il pin DM.

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.