ID articolo: 000084780 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Il mio modello IBIS FPGA riflette accuratamente la distorsione del ciclo di servizio del mio segnale di uscita FPGA?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione Il modello di buffer IO rifletterà accuratamente la distorsione del ciclo di servizio causata dal buffer stesso.  Tuttavia, il modello di buffer non rappresenta alcun DCD sul segnale che alimenta il buffer di output.  Poiché il buffer di output può avere un segnale alimentato da qualsiasi fonte, il modello di simulazione non ha alcun concetto della grandezza del DCD mentre si alimenta.

Rivolgersi al fornitore dello strumento di simulazione per sapere se lo strumento è in grado di modellarlo.

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix® II

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.