ID articolo: 000084684 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché manca il segnale "local_burstbegin" nella figura 4-4 della guida utente del controller DDR2 ad alte prestazioni (HP) che descrive la scrittura a velocità completa avalon l'interfaccia mappata della memoria?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Il segnale local_burstbegin è mancante nella scrittura a velocità completa avalon le forme d'onda mappate nella figura 4-4 nella guida dell'utente del controller HP DDR/DDR2. Local_burstbegin segue la specifica Avalon, dove è chiamata beginbursttransfer. Tabella 3-1 in Avalon Interface Specifications (PDF) descrive questo segnale come "Affermato dal tessuto di interconnessione del sistema per il primo ciclo di ciascun trasferimento, indipendentemente dalla richiesta di attesa e da altri segnali".

Nel controller DDR2 HP per le scritture, local_burstbegin deve essere affermato per un ciclo di clock all'inizio di ogni trasferimento burst. Dovrebbe rimanere alto solo per un ciclo per trasferimento burst, anche se lo slave ha annullato local_ready (chiamato waitrequest_n in Avalon). Se lo slave ha annullato l'affermazione local_ready, il master deve mantenere tutti gli altri segnali di richiesta (local_write_req, local_addr, local_size ecc.) fino a quando local_ready diventa di nuovo alto, ma local_burstbegin non deve rimanere affermato.

local_burstbegin viene utilizzato anche per le trasazioni di lettura in cui viene affermato per un ciclo di clock quando viene affermata la richiesta di lettura e la local_address da cui i dati devono essere letti viene data alla memoria. Se il local_ready (chiamato waitrequest_n in Avalon) viene annullato, il master deve mantenere tutti i segnali di richiesta (local_read_req, local_address, dimensioni locali, ecc.) affermati fino a quando local_ready diventa di nuovo alto, ma local_burstbegin non deve rimanere affermato.

Prodotti correlati

Questo articolo si applica a 2 prodotti

FPGA Stratix® III
FPGA Stratix® II

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.