ID articolo: 000084661 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 02/04/2014

Perché il mio flag PCI Express Bus Functional Model (BFM) di terze parti non è valido dopo il token EDS (End of Data Stream)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Il Arria® V GZ e Stratix® V Hard IP per PCI Express® possono causare il contrassegno di un simbolo non valido dopo EDS da parte di terze parti per il seguente motivo:

Quando l'HARD IP per PCI Express entra in hot reset, il Link Training State Machine (LTSSM) passa per la prima volta attraverso gli stati di ripristino. Quando in recovery.idle avvia un flusso di dati, prima di entrare nello stato hot reset, l'IP invia EDS per terminare il flusso di dati.

Secondo le specifiche PCI Express, l'IP rigido dovrebbe inviare EIEOS dopo EDS, ma non lo fa. L'HARD IP segue l'EDS con un TS1 con il bit di ripristino a caldo impostato.

Questo problema può essere visto nella simulazione. Nessun impatto è stato osservato nei test hardware effettivi.

Risoluzione Ignorare l'errore del BFM di terze parti.

Prodotti correlati

Questo articolo si applica a 5 prodotti

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GZ

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.