ID articolo: 000084637 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché si verifica un errore di scansione dei confini del dispositivo Cyclone LVDSCLKn

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione È possibile che il dispositivo Cyclone® LVDSCLKn boundary-scan non sia riuscito perché al momento dell'accensione, CLK1&CLK3 è disattivato mentre CLK0 &CLK2 sono abilitati. Se CLK1 o CLK3 devono essere verificati in un test di scansione dei confini, il buffer di input dei pin di clock può essere attivato configurandoli utilizzando l'istruzione CONFIG_IO.

Ciò può essere fatto applicando l'istruzione CONFIG_IO dopo l'accensione prima di eseguire test di scansione dei confini pre-configurazione. Fare riferimento a
MorphIO: una soluzione di riconfigurazione I/O per dispositivi Altera (PDF) per ulteriori informazioni sull'istruzione CONFIG_IO.

Se si intende testare questi pin CLK in test di scansione dei confini pre-configurazione, scaricare la versione modificata Cyclone file BSDL (Boundary-Scan Description Language) 1149.1.

Se questi pin CLK non devono essere nella catena JTAG per i test di scansione dei confini, utilizzare la più recente Cyclone file BSDL 1149.1.

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Cyclone®

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.