ID articolo: 000084595 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 08/02/2013

Potrebbero verificarsi errori di elaborazione quando si utilizza NC-Sim per eseguire simulazioni funzionali VHDL post-fit di progetti che si rivolgono a dispositivi Stratix V

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Se si utilizza Cadence® NC-Sim per eseguire una simulazione funzionale VHDL post-fit di un design che si rivolge a un membro della famiglia Stratix V e che utilizza LA RAM, un errore di elaborazione potrebbe verificarsi se i parametri di dichiarazione del componente e l'architettura i parametri sono fuori ordine.

    Risoluzione

    Utilizzare l'opzione -namemap_mixgen con il ncelab comando per istruire NC-Sim a corrispondere ai parametri di dichiarazione dei componenti e i parametri dell'architettura in base ai nomi.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA Stratix® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.