ID articolo: 000084534 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2021

Perché la generazione del sistema SOPC Builder ha successo solo per il primo tentativo, ma non riesce per i tentativi successivi in Quartus II? Quando non riesce, SOPC Builder si blocca durante la generazione del sistema a "Informazioni: : ...

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Questo problema si verifica se è stata creata un'istanza di core IP dell'interfaccia di memoria basata su UniPHY, come controller SDRAM DDR2 e DDR3 con controller SRAM UniPHY, QDR II e QDR II con controller UniPHY e RLDRAM II con UniPHY in SOPC Builder, software Quartus® II versione 10.0 o 10.0 SP1.

 

La soluzione temporanea a questo problema consiste nell'eliminare la cartella rtl che si trova in tutte le cartelle di origine UniPHY nella directory del progetto software Quartus II ogni volta che si genera nuovamente SOPC Builder.

 

Questo problema è risolto nella versione 10.1 di Quartus II.

 

 

Risoluzione

Questo problema è risolto nella versione 10.1 di Quartus II.

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® IV GX
FPGA Stratix® III

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.