ID articolo: 000084488 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Il livello del pin JTAG TRST è attivato o l'edge è attivato?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione Il pin di input JTAG TRST opzionale è conforme a IEEE 1149, pertanto questo pin verrà attivato dall'edge.

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Arria®
FPGA Stratix®
FPGA Cyclone®
Mercury™

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.