ID articolo: 000084445 Tipo di contenuto: Installazione e configurazione Ultima recensione: 26/11/2014

Come si rigenera l'IP Stratix V per PCIe?

Ambiente

  • Intel® Quartus® II (in abbonamento)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema nel software Quartus® II versione 13.1 e precedente, potrebbe essere visualizzato il seguente errore quando si rigenera l'IP per PCIe se si è aperta la procedura guidata IP senza aprire un progetto Stratix® V.

    Error: Simulation model generation failed: //sopc_builder/bin/ip-make-simscript --spd=/.spd --output-directory=/_sim

    Risoluzione

    Per risolvere questo problema, aprire o creare un progetto Stratix V prima di avviare la procedura guidata IP.

    Questo problema è pianificato per essere risolto in una versione futura del software Quartus II.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.