Ci sono modifiche nei limiti Stratix PLL VCO nel software Quartus® II versione 2.2 SP1?

Prima della versione 2.2 SP1:

L'intervallo VCO per EPLL e FPLL è stato impostato tra 300-1000 MHz, in attesa della caratterizzazione del silicio.

Sono state apportate le seguenti modifiche al Stratix PLL Timing nel software Quartus II versione 2.2 SP1:

Per PLL migliorati (EPLL):

Il software Quartus II versione 2.2 SP1 applica l'intervallo VCO a 300-800 MHz, come specificato nella scheda dati della famiglia di dispositivi Stratix per i gradi di velocità -5 e -6. La gamma VCO per il livello di velocità -7 è di 300-600 MHz.

Per PLL veloci (FPLL):

Il software Quartus II versione 2.2 SP1 continuerà a supportare la gamma DI VCO a 300-1000 MHz quando l'FPLL viene utilizzato per scopi generici. La gamma VCO più elevata consente una maggiore flessibilità nella scelta dei fattori di moltiplicazione e divisione in Quartus. Quando l'FPLL viene utilizzato in modalità sincrona di origine, l'intervallo di frequenza VCO non cambia dalla specifica del foglio dati di 300-840 MHz.

La scheda dati della famiglia di dispositivi Stratix verrà aggiornata per riflettere le nuove specifiche per i dispositivi a velocità -5,6 e -7.

Soluzioni alternative per i progetti interessati:

1. Poiché il software Quartus II versione 2.2 SP1 supporta l'intervallo di VCO a 300-1000 MHz per gli FPLL, se possibile, gliPLL possono essere convertita in FPLL selezionando la casella di controllo "Usa PLL veloce" a pagina 1 della mega-procedura guidata ALTPLL. Si noti che ciò potrebbe non essere possibile se la progettazione richiede l'utilizzo delle uscite di clock esterne dedicate che sono disponibili solo sugli EPLL.

   Inoltre, quanto sopra non può essere soddisfatto se il PLL utilizza una delle funzionalità specifiche EPLL come switchover di clock, larghezza di banda programmabile, riconfigurazione PLL, spettro diffuso ecc., o se i pin di input/output del clock sono bloccati nel design.

2. Un'altra soluzione consiste nel suddividere le frequenze di output tra 2 o più EPLL.

   Esempio:

   Da Inclk a EPLL = 33,3333 MHz, output desiderati a 66,6666 MHz, 100 MHz e 166,66 MHz. LCM di queste frequenze di output è di 999,9 MHz che si tradurrà in un no-fit.

Per la combinazione di cui sopra:

Quartus II versione 2.2 - Soddisfa le combinazioni di frequenza di input/output.

Quartus II versione 2.2 SP1 - Impossibile soddisfare e potrebbe offrire frequenze di clock di uscita come mostrato di seguito:

1. 66,666 MHz, 111,11 MHz, 166,66 MHz (VCO a 333 MHz) o
2. 62,5 MHz, 100,00 MHz, 166,66 MHz (VCO a 500 MHz)

Nell'esempio precedente, l'output a 100 MHz può essere spostato in un altro EPLL separato da quello che emette output a 66,66 MHz e a 166,66 MHz.