Nel report PowerPlay Power Analyzer potrebbe essere presente una corrente VCCIO massima inferiore al previsto per le banche che contengono pin di indirizzo/comando controllati da un controller di memoria rigida quando si utilizza una stima senza vettori. Questi segnali sono erroneamente impostati con una probabilità statica di 0, il che significa che vengono analizzati come non guidando mai la logica ad alto livello.
Ciò è dovuto a un problema con la stima della probabilità statica dei segnali di indirizzo/comando dal controller della memoria rigida.
PowerPlay Power Analyzer presuppone che la terminazione esterna consigliata sia montata quando si utilizzano standard IO che richiedono terminazioni esterne, come gli standard SSTL utilizzati dalle interfacce di memoria DDRx. Utilizzando la terminazione esterna a Vtt che SSTL richiede, la corrente scorre da VCCIO a Vtt quando l'uscita si muove in alto e da Vtt a GND quando l'uscita si abbassa.
A causa del problema con la probabilità statica dei segnali di uscita dell'indirizzo/comando, non vi è corrente VCCIO inclusa nella stima per i segnali di indirizzo/comando.
La stima corrente per i segnali di indirizzo/comando è corretta quando si utilizzano risultati di simulazione o assegnazioni predefinite di toggle-rate immesse dall'utente all'interno di PowerPlay Power Analyzer.
È possibile ignorare la probabilità statica di queste porte utilizzando l'assegnazione POWER_STATIC_PROBABILITY. Per ulteriori informazioni su questa assegnazione, fare riferimento al Manuale di riferimento del file delle impostazioni di Quartus (PDF ).
Questo problema non influisce sul foglio di calcolo PowerPlay Early Power Estimator (EPE).
Questo problema verrà risolto in una versione futura del software Quartus® II.
