ID articolo: 000084305 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 03/11/2014

Perché i valori per FS (Full Swing) e LF (Bassa frequenza) sono zero quando si simula un core PCIe Hard IP per gen3?

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • Simulazione
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Si è verificato un problema con i modelli di simulazione PCIe® Hard IP quando si prendono di mira le famiglie di dispositivi Stratix® V e Arria® V GZ, in cui i valori per FS e LF sono zero per la generazione 3.  Alcuni modelli funzionali bus (BFM) possono segnalare un errore che FS e LF hanno valori che violano le specifiche PCIe.

    Risoluzione Questo problema verrà risolto in una versione futura del software Quartus® II.  Archiviare una richiesta di servizio e fare riferimento al numero di ID FB156219 se sono necessari modelli di simulazione aggiornati.

    Prodotti correlati

    Questo articolo si applica a 4 prodotti

    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.