Quando si crea un'istanza di un PLL in Arria® II, Cyclone® III, Cyclone IV, Stratix® III e Stratix dispositivi IV, è possibile che wire_pll1_clk[X] non sia mappato per counter[X]. Ad esempio, è possibile che wire_pll1_clk[3] non utilizzi C3 nel report del fitter. Questo è il comportamento previsto perché il fitter posiziona i clock di output PLL in base alle risorse di routing richieste per la rete di clock.
Se si desidera che wire_pll1_clk[X] si sposti dinamicamente, sarà necessario selezionare il contatore phasecounterselect per il contatore C[X] in base alla tabella "Phase Counter Select Mapping" nel manuale del dispositivo. La phasecounterselect sarà coerente con il codice RTL, la mappatura fisica alle posizioni dei contatori di output da parte del fitter è irrilevante.
