ID articolo: 000084196 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 29/06/2014

È possibile utilizzare un singolo output fPLL come clock di riferimento del ricetrasmettitore e anche la logica dell'unità all'interno del fabric su dispositivi Stratix V GX, Arria V GX e Arria V GZ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione No, un singolo output fPLL non può essere utilizzato come sorgente di clock di riferimento del ricetrasmettitore e anche come logica di unità all'interno del fabric su dispositivi Stratix® V GX, Arria® V GX e Arria® V GZ.
Risoluzione

Per utilizzare la stessa fPLL per guidare la logica nel FPGA fabric, è possibile attivare un altro output fPLL per guidare la logica FPGA.

Prodotti correlati

Questo articolo si applica a 7 prodotti

FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA SoC Arria® V SX
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Arria® V GT

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.