ID articolo: 000084178 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 20/12/2013

Perché due PLL centro non possono unità due controller di memoria diversi con UniPHY nella parte inferiore di un dispositivo Stratix V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

I PLL al centro in basso hanno accesso solo a una rete PHYCLK nel dispositivo Stratix® V.

Risoluzione Se è necessario utilizzare i PLL center per guidare due interfacce di memoria esterna, utilizzare la modalità di condivisione PLL.

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.