ID articolo: 000084015 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 13/01/2014

Perché la progettazione Arria V non riesce a instradare anche se il dispositivo non è completamente utilizzato?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

A causa di un problema nella versione 13.1 del software Quartus® II e versioni precedenti, è possibile che la progettazione Arria® V non venga instradata quando il dispositivo non è completamente utilizzato. Questo problema si verifica quando un clock con ventola alta viene erroneamente promosso a una rete di clock regionale che limita il posizionamento della logica di destinazione a un quadrante del dispositivo.

Risoluzione

Per risolvere questo problema, assegnare manualmente il clock a livello globale anziché regionale utilizzando l'assegnazione seguente:

set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to ""

Questo problema è pianificato per essere risolto in una versione futura del software Quartus II.

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.