Si supponga che la frequenza di clock di input = 350 MHz e la frequenza di clock di output = 350 MHz
Quindi, il software Quartus II può scegliere M=1, N=1 e K=1 per ottenere la combinazione di frequenza di cui sopra.
Ad esempio, si desidera modificare la frequenza di clock di uscita a 700 MHz e quindi cambiare i contatori PLL in M=2,N=1 e K=1 per ottenere una frequenza di clock di uscita di 700 MHz. Poiché è stato modificato il valore del contatore M, per ottenere la frequenza di output desiderata e poiché il contatore M fa parte del ciclo di feedback, il PLL perderà il blocco.
Inoltre, i progettisti possono fare riferimento al report di compilazione Quartus II - sezione di riepilogo PLL per vedere esattamente quali valori il software Quartus II ha scelto per M,N in modo che queste impostazioni non vengano alterate per errore durante la riconfigurazione PLL.
