ID articolo: 000083528 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Perché il comportamento del pin di output del mio dispositivo MAX® 7000A/AE/B/S non corrisponde alla simulazione utilizzando il software Quartus® II 3.0 e versioni successive?

Ambiente

  • Simulazione
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione Nel software Quartus II versione 3.0 e seguente, c'è un problema nel modulo Assembler che genera file di programmazione errati in un caso eccezionale.

    Il problema si verifica solo nella seguente situazione:

    • Il primo termine del prodotto in una macrocell non è utilizzato
    • Tale macrocell è collegata in modalità parallela con un gate XOR utilizzato per implementare un gate NOR con il secondo termine del prodotto come input

    In questo caso, l'assembler Quartus II non disattiva il primo termine del prodotto, ma gli consente di alimentare il gate OR nell'architettura dei dispositivi MAX. Poiché il termine del prodotto non è utilizzato, l'input del termine del prodotto viene lasciato fluttuare e ciò fa sì che il gate OR venga alimentato con 1 logico anziché 0 logico. Questo comportamento causa output non corretti.

    Questo problema è stato risolto nel software Quartus II versione 4.0.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    CPLD Intel® MAX® 7000A

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.