Il problema si verifica solo nella seguente situazione:
- Il primo termine del prodotto in una macrocell non è utilizzato
- Tale macrocell è collegata in modalità parallela con un gate XOR utilizzato per implementare un gate NOR con il secondo termine del prodotto come input
In questo caso, l'assembler Quartus II non disattiva il primo termine del prodotto, ma gli consente di alimentare il gate OR nell'architettura dei dispositivi MAX. Poiché il termine del prodotto non è utilizzato, l'input del termine del prodotto viene lasciato fluttuare e ciò fa sì che il gate OR venga alimentato con 1 logico anziché 0 logico. Questo comportamento causa output non corretti.
Questo problema è stato risolto nel software Quartus II versione 4.0.