Il circuito di phase shift DQS utilizza una DLL per controllare dinamicamente il ritardo di clock richiesto dai pin DQS/CQ/CQn/QK#.
A sua volta, la DLL utilizza un riferimento alla frequenza per generare dinamicamente segnali di controllo per le catene di ritardo in ciascun pin DQS/CQ/CQn/QK#, consentendogli di compensare le variazioni di processo, tensione e temperatura (PVT).
Il circuito DQS phase-shift può ancora essere utilizzato per garantire uno spostamento di fase efficace per le interfacce di memoria in esecuzione su frequenze inferiori alla frequenza minima di ingresso della DLL a 200 MHz.
Seguire queste linee guida:
1) Per una frequenza di interfaccia tra 100 MHz - 199 MHz, la frequenza del clock chealimentaa la DLL dovrebbe essere raddoppiata per ottenere un effettivo passaggio di fase di 45°.
2) Per una frequenza di interfaccia compresa tra 50 MHz e 99 MHz, la frequenza del clock chealimentaa la DLL deve essere moltiplicata per quattro per ottenere uno spostamento di fase efficace di 22,5°.
Per massimizzare il passaggio di fase efficace, un'altra soluzione consiste nell'utilizzare la frequenza più vicina al di sopra della frequenza minima di input DLL per guidare la DLL.
I seguenti risultati dovrebbero essere visualizzati:
1) Per una frequenza di interfaccia tra 100 MHz - 199 MHz, si ottiene un passaggio di fase più vicino a 90° o superiore a 45°.
2) Per una frequenza di interfaccia tra 50 MHz e 99 MHz, si ottiene uno spostamento di fase più vicino a 45° o superiore a 22,5°.
Ai fini dell'analisi della tempistica, i parametri DQS_PHASE_SHIFT nell'IP ALTDQ_DQS2 devono essere impostati sul valore effettivo di spostamento di fase effettivo.
Ad esempio, se il parametro ALTDQ_DQS2 IP DQS_PHASE_SETTING = 2 (impostazione predefinita di 90°), la frequenza della memoria dell'interfaccia è di 178 MHz e la DLL è in esecuzione a 205 MHz, quindi 90 gradi di 205 MHz (1,22ns) si traduce effettivamente in 78,14 gradi di 178 MHz.
Quindi, impostare DQS_PHASE_SHIFT = 7814 e verificare il numero in TimeQuest.
Aggiungere la seguente assegnazione nel file .qsf:
USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN nome set_global_assignment ON
Ciò è applicabile quando si prendono di mira Arria® V o Cyclone® V nel software Quartus® II versione 13.0SP1 DP5 o più recente e quando si prendono di mira Stratix V o Arria V GZ in Quartus II versione 13.1 o più recente.
Senza questa assegnazione globale nel file .qsf, l'analisi dei tempi non sarà accurata.
