Descrizione
Per alcune configurazioni del controller di memoria basato su DDR3 UniPHY, il *|pll_c2p_write_clk clock potrebbe non essere elencato nel report clock durante l'analisi dei tempi. Questa omissione può verificarsi quando due output del contatore PLL del controller di memoria hanno le stesse impostazioni e vengono unite insieme. In questo caso, *|pll_c2p_write_clk l'orologio verrà unito al motivo per cui non è più visibile nei report *|pll_afi_clk TimeQuest.
Risoluzione
Non è necessaria alcuna soluzione perché l'unione del contatore PLL è valida e tutti i percorsi di temporizzazione originariamente associati al
*|pll_c2p_write_clk clock sono ora associati al *|pll_afi_clk clock.
