ID articolo: 000083264 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 10/12/2013

Perché l'opzione "Fase aggiuntiva CK/CK#" è disattivata nell'editor dei parametri per i dispositivi Stratix® V e Arria® V GZ?

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • Controller SDRAM DDR3 con IP FPGA Intel® UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    L'opzione "Additional CK/CK# phase" è disattivata nell'editor dei parametri perché i cambi di fase personalizzati per il clock della memoria non sono supportati per il dispositivo e il protocollo.

    Risoluzione

    I dispositivi Stratix® V e Arria® V GZ supportano questa opzione solo per i controller di memoria DDR2 basati su UniPHY con una frequenza di 150 MHz o superiore.

    Prodotti correlati

    Questo articolo si applica a 5 prodotti

    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V E

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.