ID articolo: 000083020 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 29/05/2015

Perché la simulazione della progettazione dell'esempio IP JESD204B non riesce quando il Soft PCS è abilitato?

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • JESD
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    A causa di un problema noto nel software Quartus® II versione 15.0, la simulazione della progettazione dell'esempio IP JESD204B potrebbe non riuscire con i seguenti messaggi se generati in modalità SOFT PCS:

    # Pattern Checker(s): nessun dato valido trovato!
    # JESD204B Tx Core(s): Tx link error(s) trovato!
    # JESD204B Rx Core(i): OK!
    # TESTBENCH_FAILED: SIM NON RIUSCITA!

    Questo errore si verifica perché l'impostazione PMA_WIDTH nell'ATX PLL non è impostata correttamente per la progettazione di esempio in modalità PCS soft.


     

    Risoluzione Per risolvere questo aspetto, modificare l'impostazione PMA_WIDTH nello script gen_ed_sim_*.tcl da 20 a 40 ed eseguire nuovamente lo script.

    Questo problema è pianificato per essere risolto in una versione futura del software Quartus II.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    SoC FPGA Intel® Arria® 10 SX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.