ID articolo: 000082956 Tipo di contenuto: Documentazione e informazioni sui prodotti Ultima recensione: 19/10/2018

Come si accede allo spazio del registro PHY del ricetrasmettitore utilizzando la porta phy_mgmt_addr del Intel® FPGA IP core di streaming Serial Lite III per Intel® Stratix® 10 L-/H-Tiles?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • IP FPGA Intel® per Serial Lite III Streaming
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Per accedere allo spazio del registro PHY del ricetrasmettitore utilizzando la porta phy_mgmt_addr del Intel® FPGA IP core di streaming Serial Lite III per Intel® Stratix® 10 L-/H-Tiles, utilizzare l'MSB del bus come segue:

    • Impostare phy_mgmt_addr[msb] = 1 per accedere allo spazio del registro PHY del ricetrasmettitore L-/H-Tile Intel Stratix
    • Impostare phy_mgmt_addr[msb] = 0 per accedere ai registri di configurazione e stato di Intel FPGA IP core di streaming seriale Lite III (CSR)
    Risoluzione

    L'utilizzo di questo indirizzo sarà documentato in una revisione futura della Guida utente principale Intel FPGA IP streaming seriale Lite III.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.