ID articolo: 000082926 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 23/10/2015

Perché il mio dispositivo Stratix IV presenta un disegno di corrente VCC superiore al previsto durante la configurazione Fast Passive Parallel (FPP)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Quando si esegue la configurazione FPP di EP4SGX180, EP4SGX230, EP4SGX290, EP4SGX360, EP4SGX530, EP4SE230, EP4SE360, EP4SE530, EP4SE820, EP4S40G2, EP4S40G5, EP4S100G2, EP4S100G3, EP4S100G4 e EP4S100G5 Stratix® I dispositivi IV che utilizzano una frequenza DCLK elevata, alcuni modelli di bitstream non comuni possono comportare che il dispositivo presenti un disegno di corrente VCC superiore al previsto durante la configurazione. Quando ciò si verifica, il dispositivo non accederà alla modalità utente dopo la configurazione o asserirà un CRC_ERROR quando si accede alla modalità utente.

Risoluzione

Il sistema non viene influenzato se non si osservano i sintomi di guasto descritti sopra. Contattare Altera mySupport se si sospetta che il sistema sia influenzato da questo problema.

Prodotti correlati

Questo articolo si applica a 3 prodotti

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV E

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.