Descrizione
A causa di un problema con l'IP HDMI Stratix® 10 in Quartus® edizione Prime Pro versione 18.0, l'utente può osservare che l'HDMI Rx richiede più tempo per bloccare la risoluzione HDMI 2.0 rispetto a Arria® esempio di progettazione IP HDMI 10.
Ciò è dovuto al cambiamento del comportamento nella rx_std_bitslipboundary_sel dell'allineamento delle parole della macchina a stato sincrono in Stratix 10 FPGA che incorre in un ulteriore ritardo che causa un allineamento rapido dell'IP HDMI Rx più difficile.
Risoluzione
Non esiste una soluzione alternativa.
Questo problema è risolto nell'aggiornamento 1 1 di Quartus® Prime Pro versione 18.0.
