ID articolo: 000082668 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 12/09/2018

Quando si utilizza il Intel® Stratix® 10 FPGA E-tile Hard IP per Intel® FPGA IP Ethernet, lo stripping dei frame oversize può causare la presentazione di frame non validi alla logica dell'utente.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Quando l'IP fisso E-tile per Ethernet Intel® FPGA IP RX MAC riceve le dimensioni dei frame >= 65536 e enforce_max_frame_size è attivato, l'output del frame da RX MAC alla logica utente verrà troncato alla dimensione del frame specificata dall'impostazione max_rx_frame_size . Un secondo frame non valido eseguirà l'output da RX MAC alla logica utente a partire dal byte-65536 alla fine del frame super large.

    Risoluzione

    Per questo problema errata non è disponibile alcuna soluzione o correzione.

    Questo problema è pianificato per essere risolto in una versione futura del software Intel® Quartus® Prime.

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA Intel® Stratix® 10 TX
    FPGA e FPGA SoC Intel® Stratix® 10
    FPGA Intel® Stratix® 10 MX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.