La porta di input rx_cda_reset del malfunzionamento del ALTLVDS_RX non è supportata nei dispositivi Arria® V GX, GT, SX e ST e nei dispositivi Cyclone® V a partire dal software Quartus® II versione 12.1. Il bitlip, noto anche come allineamento dei dati, è impostato sulla posizione di latenza zero (reset) affermando pll_areset.
Notare che il modello di simulazione RTL non reimposta il bit quando viene affermato pll_areset. Questo è un problema solo con il modello di simulazione RTL. Il modello di simulazione RTL è pianificato per essere risolto in una versione futura del software Quartus II.
La latenza bitlip sarà impostata sulla posizione zero quando pll_areset viene affermato nella simulazione a livello di gate e nell'hardware.