ID articolo: 000082428 Tipo di contenuto: Messaggi di errore Ultima recensione: 14/08/2012

Errore (169026): oct_rzqin pin non è compatibile con la banca di I/O {bank}. Utilizza lo standard I/O SSTL-135, che ha requisiti VCCIO di 1,35 V. Il requisito non è compatibile con l'impostazione VCCIO della banca o con altri pin di output ...

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Questo errore potrebbe verificarsi se si sta tentando di implementare l'interfaccia SDRAM DDR3L utilizzando l'IP del controller basato su UniPHY. L'interfaccia SDRAM DDR3L utilizza lo standard I/O SSTL-1.35V, il pin oct_rzq richiede anche lo standard I/O SSTL-1.35V.

Errore (169026): oct_rzqin pin non è compatibile con la banca di I/O {bank}. Utilizza lo standard I/O SSTL-135, che ha requisiti VCCIO di 1,35 V.  Tale requisito non è compatibile con l'impostazione VCCIO della banca o con altri pin di output o bidirezionali nella banca che utilizzano VCCIO 2,5V.

Risoluzione

Eseguire manualmente la seguente assegnazione nel file QSF del progetto:

set_instance_assignment -nome IO_STANDARD da "SSTL-135" a oct_rzqin

Prodotti correlati

Questo articolo si applica a 4 prodotti

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GS
FPGA Stratix® V GT

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.