ID articolo: 000082380 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 29/06/2018

Quando si utilizza l'HARD IP Intel® Arria® 10 PCI* Express, perché i vettori allocati dei dati dei messaggi (0x05c) non sono scrivibili nella struttura di funzionalità MSI quando è impostato l'attivazione di messaggi multipli?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP Intel® Arria® 10 Cyclone® 10 per PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    In Intel® Arria® 10 FPGAs, i bit vettoriali allocati dei dati del messaggio PCIe* non sono scrivibili quando è impostata l'attivazione di messaggi multipli.

    Ad esempio, quando Multiple Message Enable è impostato su 3'b010 e 32'hFFFFFFFF viene scritto nello spazio di configurazione Message Data Field e gli input di interrupt dell'utente sono tutti 0, il software può leggere solo 32'hFFFFFFFC.

    Si tratta di un bug minore poiché il pacchetto MSI generato da Intel® Arria® 10 Hard IP è ancora corretto.

     

    Risoluzione

    Non è previsto di risolvere questo problema. La progettazione deve essere consapevole del fatto che i bit vettoriali allocati dai dati dei messaggi non sono sempre leggibili da SW quando sono impostati più messaggi attivati.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Arria® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.