ID articolo: 000081965 Tipo di contenuto: Documentazione e informazioni sui prodotti Ultima recensione: 01/10/2013

Come si esegue la simulazione IBIS quando un pin VREF viene utilizzato come pin di I/O regolare di uso generale?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

La capacità del pin è più alta sui pin VREF rispetto ai pin di I/O generici.  I modelli IBIS non contengono la capacità aggiuntiva dei pin per i pin VREF quando vengono utilizzati come pin I/O regolari.  È necessario aggiungere un condensatore di input alla simulazione IBIS per tenere conto della capacità aggiuntiva.

Fare riferimento al relativo datasheet del dispositivo per il valore di capacità del pin VREF per il dispositivo di destinazione. 

 

 

Prodotti correlati

Questo articolo si applica a 16 prodotti

FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Cyclone® IV E
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Cyclone®
FPGA Arria® V GT
FPGA Cyclone® III LS
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.