ID articolo: 000081916 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 30/06/2014

Errori "PLL base data rate" Arria nelle megafunzioni PLL PLL del ricetrasmettitore V PHY nativo

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Nel rilascio del software 12.1 Quartus® II del ricetrasmettitore Arria® V Core IP PHY nativo, il file di progettazione generato dalla megafunzione viene visualizzato una velocità di base dei dati di base phase-locked loop (PLL) predefinita di 1250 Mbps, indipendentemente della configurazione utente "PLL base data rate" nella GUI.

    Risoluzione

    Questo problema è risolto nel rilascio del software 13.0 Quartus II.

    Per risolvere questo problema nella versione del software 12.1 Quartus II, modificare il valore "Frequenza di clock di riferimento" nell'interfaccia grafica dall'interfaccia utente predefinito "125,0 MHz" su qualsiasi altro valore almeno una volta prima di generare la megafuntà core IP.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Arria® V

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.