ID articolo: 000081496 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Le banche PLL nella famiglia di dispositivi Stratix® supportano la tensione di riferimento degli standard di I/O?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione Sì, Stratix supporto della tensione di riferimento degli standard di I/O quando si utilizzano i pin nelle banche PLL come I/O dell'utente. Le banche PLL utilizzeranno la tensione VREF della sua banca adiacente. Le banche 9 e 10 ottengono il loro VREF dalla banca 3 Banche 11 e 12 ottengono il loro VREF dalla banca 8

Prodotti correlati

Questo articolo si applica a 1 prodotti

FPGA Stratix®

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.