Il seguente messaggio di errore è dovuto al posizionamento non corretto del pin nPERST nel core Intel® FPGA IP PCI Express. Ad esempio, si riceverà questo messaggio di errore se si utilizza il pin nPERSTL0 con l'HIP in basso a sinistra nei dispositivi Cyclone® V.
Errore (175001): impossibile posizionare l'IP rigido
Informazioni (175028): nome IP fisso: creazione di istanze di livello |altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
Errore (10104): impossibile trovare un percorso tra il pad di I/O e la porta PINPERST dell'HARD IP PCI Express.
Errore (10151): "HIP_X1_Y15_N0" non è una posizione legale per "I/O pad" collegato a PINPERSTN dell'hard IP PCI Express.
Informazioni (10371): 2 posizioni potenziali per i pad di I/O: PIN_W24, PIN_Y23.
Informazioni (175029): 1 posizione interessata
Informazioni (175029): HIP_X1_Y15_N0
La mappatura corretta per nPERSTL0 e nPERSTL1 in un dispositivo Cyclone® V è:
IP PCIe inferiore -> nPERSTL1
IP PCIe superiore -- > nPERSTL0
Questa mappatura è opposta per i dispositivi Stratix® V e Arria® V in cui l'HARD IP PCIe inferiore è associato a nPERSTL0 e l'HARD IP PCIe superiore è associato a nPERSTL1.
