ID articolo: 000081366 Tipo di contenuto: Messaggi di errore Ultima recensione: 03/12/2014

Avviso (177007): le PLL posizionate in posizione &ltPLL location&gt non hanno un clock PLL da compensare specificato: il fitter tenterà di compensare tutti i clock PLL

Ambiente

  • Intel® Quartus® II (in abbonamento)
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrizione

    Il messaggio di avviso sopra riportato potrebbe essere visualizzato quando si compila la progettazione di esempio generata del controller di memoria DDR3 basato su UniPHY.

     

     

    Risoluzione

    Questo avviso apparirà quando gli utenti non specificano se sono disposti ad avere feedback e percorsi di output in modo diverso.

    Intel® Quartus® cercherà di abbinare entrambi i percorsi con lo stesso percorso di compensazione.

     

    Questo avviso può essere risolto impostando la seguente assegnazione QSF:

    set_instance_assignment -nome MATCH_PLL_COMPENSATION_CLOCK OFF -to *

    Prodotti correlati

    Questo articolo si applica a 5 prodotti

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.