Sì, c'è un problema con l'impostazione della velocità di slew DCLK per i dispositivi Cyclone® III nel software Quartus® II versione 7.1. Il software imposta in modo errato una velocità di slew DCLK più lenta in modalità utente per gli schemi di configurazione Cyclone III active serial (AS) e Active Parallel (AP). La velocità di slew DCLK è corretta durante la configurazione. Il DCLK ha una slew più lenta in modalità utente rispetto alla configurazione. Quando si funziona correttamente, la velocità di slew DCLK deve rimanere invariata tra la configurazione e la modalità utente.
Con la versione 7.1, l'impatto sulle prestazioni di progettazione dipende dalla frequenza (Fmax) del design che si interfaccia con il dispositivo flash e dalla progettazione della scheda madre. Più il design è vicino alle specifiche di progettazione massime, più è probabile che venga osservato un impatto sulle prestazioni.
Questo problema influisce sulla progettazione solo se si utilizza l'interfaccia flash durante la modalità utente con gli schemi di configurazione Cyclone III AS o AP.
Questo problema è risolto a partire dal software Quartus II versione 7.1 SP1.
