ID articolo: 000080968 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 11/09/2012

Cosa succede a p_clk, core_clk_out e Avalon larghezza dell'interfaccia quando il core PCIe si allena?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrizione

Il core PCI Express® funziona sempre come specificato nella configurazione originale. La larghezza dell'interfaccia core_clk_out e Avalon® rimane invariata.

Ad esempio, l'attenuazione del core PCIe IP rigido è configurata come Gen2x8, con pclk=500 MHz, core_clk_out=250 MHz e Avalon width=128. Se è downtrained a Gen1x1, funzionerà nelle impostazioni di generazione 1 con pclk=250 MHz, core_clk_out=250 MHz e Avalon width=128.

La descrizione sopra si applica sia all'HARD IP che al Soft IP.

Prodotti correlati

Questo articolo si applica a 5 prodotti

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Cyclone® IV GX

Assistenza

Contattate il supporto

Disclaimer

1

Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.