Descrizione
A causa di un problema nel software Intel® Quartus® Prime Pro Edition versione 20.1, potrebbe essere visualizzato questo messaggio di errore quando la progettazione presenta le seguenti tre condizioni:
- Il design ha un'istanza dell'analizzatore logico Signal Tap o delle sorgenti e sonde in-system con trasferimenti sincroni.
- Una porta di clock nella progettazione viene chiamata utilizzando la seguente convenzione di denominazione clk_. Ad esempio: clk_100.
- Il numero di clock nel design è maggiore del valore rappresentato da .
Risoluzione
Per evitare questo problema, verificare i nomi utilizzati nella progettazione per le porte di clock ed evitare una convenzione di denominazione come clk_.
Questo problema è risolto a partire dal software Intel® Quartus® Prime Pro Edition versione 20.2.
