ID articolo: 000080866 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 17/07/2019

Errori di simulazione Riviera* dell'interfaccia Intel® Stratix® 10 Avalon® streaming e single root I/O Virtualization (SRIOV) per l'IP delle soluzioni PCI Express*.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP Intel® Stratix® 10 Avalon-ST per PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    A causa di un problema con lo strumento di simulazione ALDEC* Riviera*, si verificherà il seguente errore o simile durante la simulazione dell'IP Intel® Stratix® 10 Avalon® Streaming e Single Root I/O Virtualization (SRIOV) per l'IP delle soluzioni PCI Express*.

    ALOG: errore: VCP2950 SEG_WIDTH*2 non è un defparam valido a destra.

    Risoluzione

    Non è disponibile alcuna soluzione quando si utilizza lo strumento di simulazione ALDEC* Riviera*. Questo problema non si riscontra con altri simulatori supportati.

    Questo problema è stato segnalato ad ALDEC*. È prevista una correzione per un rilascio futuro dello strumento di simulazione ALDEC* Riviera*.

    Prodotti correlati

    Questo articolo si applica a 5 prodotti

    FPGA Intel® Stratix® 10 GX
    FPGA SoC Intel® Stratix® 10 SX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.