ID articolo: 000080840 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 23/05/2019

Perché non è possibile generare hard IP E-Tile a 2 o 3 canali per Ethernet Intel® Stratix® 10 IP FPGA quando sono selezionati "da 1 a 4 10GE/25GE con RSFEC opzionale" o "100GE o da 1 a 4 10GE/25GE con RSFEC opzionale e 1588 PTP" e "Attiva A...

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard-IP E-tile per IP FPGA Intel® Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    A causa di un problema nel software Intel® Quartus® Prime versione 19.1, il numero di canali che possono essere creati quando si utilizza l'HARD IP E-Tile per Ethernet Intel® Stratix® 10 IP FPGA quando "da 1 a 4 10GE/25GE con RSFEC opzionale" o "100GE o da 1 a 4 10GE/25GE con RSFEC opzionale e 1588 PTP" variante core sono selezionati e "Enable AN/LT" è attivato, è limitata in modo errato a solo configurazioni a 1 o 4 canali.

    Risoluzione

    Questo problema è stato risolto a partire dal rilascio 19.2 del software Intel® Quartus® Prime.

    Fino a (4) canali saranno quindi consentiti per queste configurazioni dell'IP quando è stata selezionatal'opzione " Enable AN/LT".

    Prodotti correlati

    Questo articolo si applica a 3 prodotti

    FPGA e FPGA SoC Intel® Agilex™ 7 serie F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.