ID articolo: 000080820 Tipo di contenuto: Risoluzione dei problemi Ultima recensione: 03/01/2017

Perché il Stratix 10 Hard IP per PCI Express, configurato in modalità Gen3, entra più volte nello stato di ripristino quando si passa alla velocità di generazione 3?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema critico

    Descrizione

    Il Stratix® 10 L-Tile Hard IP per PCI Express® core configurato in modalità Gen3 può subire diversi cicli di ripristino quando si cambia la velocità alla generazione 3.  Dopo alcuni cicli di ripristino, il collegamento si stabilizza nello stato L0.  Il collegamento iniziale fino alla generazione 3 non è interessato. I cicli di ripristino si verificano solo nelle successive modifiche di velocità dopo l'addestramento iniziale del collegamento alla generazione 3.

    Risoluzione

    Questo problema non è risolto in L-Tile.

    Prodotti correlati

    Questo articolo si applica a 1 prodotti

    FPGA e FPGA SoC Intel® Stratix® 10

    Assistenza

    Contattate il supporto

    Disclaimer

    1

    Tutti i post e l'utilizzo dei contenuti su questo sito sono soggetti ai Termini di utilizzo Intel.com.

    Il contenuto di questa pagina è il risultato della combinazione tra la traduzione umana e quella automatica del contenuto originale in lingua inglese. Questo contenuto è fornito soltanto a titolo di informazione generale e non ha pretese di completezza o accuratezza. In presenza di contraddizioni tra la versione in lingua inglese di questa pagina e la sua traduzione, fa fede la versione inglese. Visualizza la versione in lingua inglese di questa pagina.